台积电刘德音：3nm制程进度甚至超预期

台积电董事长刘德音日前在国际固态电路会议 (ISSCC) 线上专题演讲时表示，3nm按计划时程发展，进度甚至较原先预期超前，有信心看到未来节点将会如期推进、量产。

刘德音在演说时虽未透露3nm进度会超前多少，但此一消息仍令市场感到振奋。

刘德音以「释放创新未来(Unleashing the Future of Innovation)」为演说主题，指出半导体制程微缩脚步并未减缓，摩尔定律仍然有效，台积电3nm比预期进度超前，至于2nm之后的电晶体架构将转向环绕闸极(GAA)的纳米片(nano-sheet)架构，而极紫外光(EUV)技术可支援到1nm。

刘德音指出，半导体整合每踏出成功的一步，都需要付出愈来愈多的努力，而半导体技术刚推出时，虽然只有少数人采用，但最后成果会是由大众享受，「台积电制程及制造能力可以让世界上多数人受益」。

台积电2020年推出5nm制程并进入量产，与7nm相较，逻辑密度提升1.83倍，运算速度增加13%，运算功耗下降21%。台积电预计2022年推出3nm制程，与5nm相较逻辑密度提升1.7倍，运算速度提升11%且运算功耗可减少27%。

刘德音也提及EUV微影技术的重要性与日俱增，他指出，EUV虽突破芯片尺寸限制，能使用较少层数的光罩，但产量仍是问题。相较于过去采用的浸润式微影技术，EUV的功耗明显提高，为此台积电已在350W雷射光源技术上获得突破，可支援5nm量产，甚至能支援到更先进的1nm制程节点。

台积电基于量产上的考量，5nm及3nm仍然采用鳍式场效电晶体(FinFET)架构，但在材料创新上有所突破，在5nm制程导入高迁移率通道(HMC)电晶体，将锗(Ge)整合到电晶体的鳍片(fin)当中，导线也采用新一代的钴及钌等材料来持续挑战技术限制。至于2nm之后，台积电将转向采用GAA的奈米片架构，提供比FinFET架构更多的静电控制，改善芯片整体功耗。

台积电日前宣布将在日本成立研发中心扩展3D IC材料研究，刘德音也提及台积电在新材料上的技术创新，包括六方氮化硼(hBN)已接近实现量产，与台湾学界团队合作成功以大面积晶圆尺寸生长单晶氮化硼等。他也指出，系统整合是半导体未来发展方向，Chiplet(小芯片)是能让技术朝向正确方向发展的关键，而台积电的SoIC先进封装技术可实现3D芯片堆叠。

按照台积电提出的路线图，他们认为半导体工艺也会继续遵守摩尔定律，2年升级一代新工艺，而10年则会有一次大的技术升级。

此前业内人士称台积电计划在2021年投入超150亿美元推进公司的3nm工艺技术。根据台积电的说法，与5nm工艺相比，3nm工艺可以将晶体管密度提高70%，或提高15%的性能，降低30%的功耗。

（文章来源：与非网）