2 月 16 日消息，据美国 IT 网站 The Register 报道，英特尔将开放 x86 架构的软核和硬核授权，使客户能够在英特尔制造的定制设计芯片中混合 x86、Arm 和 RISC-V 等不同的 CPU IP 核。
英特尔 Foundry 客户解决方案工程副总裁 Bob Brennan 称：“我们拥有所谓的多 ISA（指令集架构）战略。这是英特尔历史上第一次将 x86 软核和硬核授权给想要开发芯片的客户。”通过对 x86 软 / 硬核的授权，英特尔能够吸引想要打造多 ISA 芯片的客户，使其采用英特尔代工服务。
简单来说，软核是通过 RTL 文本对某一电路模块的描述，芯片设计厂商可以通过 EDA 工具能够将软核与其他外部逻辑电路综合，根据不同的工艺，设计不同性能的器件；硬核则是一整套完整的工艺，可直接用来实现芯片制造。
近日，英特尔在代工服务上动作频频，推进其“IDM 2.0”战略。上周，英特尔启动了 10 亿美元的基金以发展代工厂创新生态系统，并正式推出了 IFS（英特尔代工服务）加速器这一生态系统联盟，为其代工服务建立上游的开放、合作生态。昨日，英特尔又宣布以 54 亿美元收购全球第九大晶圆代工厂商高塔半导体（Tower semiconductor）。
此前，英特尔 x86 架构在 CPU IP 上的最大竞争对手是英国 Arm 的 CPU 架构。Arm 将 CPU、GPU 和其他硬件内核的蓝图授权给芯片设计公司，并且向苹果等大客户出售架构许可证，允许苹果等客户设计自研芯片兼容 Arm 内核。
相比 Arm，英特尔则更侧重在芯片制造环节。具体来说，英特尔将像乐高一样，根据不同应用的侧重，将 Arm、RISC-V 内核和 x86 内核搭配起来，让不同的内核互相连接并协同工作，打造定制化的处理器。
▲ 英特尔包含 47 个 Tile 的 Ponte Vecchio GPU 乐高示意图
通过 Chiplet（小芯片）技术，不同的 CPU 内核将被分配到不同的 Chiplet 上，并通过封装加以连接。
英特尔 Foundry 客户解决方案工程副总裁 Bob Brennan 举了一个例子：其客户能够使用获许可的 Xeon 内核构建芯片，并将其与基于 RISC-V 或 Arm IP 的 AI 芯片相匹配。
英特尔还创建了所谓的小芯片底盘设计（Chiplet chassis designs），可以将 x86、Arm 和 RISC-V 内核的裸片放在一起并封装成一个连贯的芯片。
Bob Brennan 补充说，英特尔尚未制定一个完整的战略，但其战略的重点在于围绕其产品，启用 IP 生态系统。
换句话说，英特尔对 x86 的授权将不太像 Arm 和其他 IP 厂商提供授权的做法，而是类似于英特尔允许芯片设计公司挑选想要的 x86、Arm 或 RISC-V 内核和加速引擎，使用英特尔的代工服务，创建高度定制的 x86 兼容处理器。
这可能将代表英特尔 Xeon 处理器生态的兴起，因为这种高度定制的 x86 处理器将具备不同于英特尔官方 Xeon 系列产品的功能。对于英特尔来说，开放 x86 授权将有利于芯片设计厂商产生对自身代工服务的需求。
对此，Bob Brennan 称：“从广义上讲，这是为了发展我们的晶圆和封装业务，因为 IFS （英特尔代工服务）正努力成为世界上优秀的代工企业。这表明英特尔如何致力于在所有这些不同的 ISA 发展的情况下发展代工业务。”
对于能够兼容 Arm、RISC-V 和 x86 等内核的多 ISA（指令集）芯片，英特尔独特的互联技术将在竞争中扮演重要的角色。
Bob Brennan 没有说明这些小芯片底盘设计是否可以转移到台积电等竞争对手的晶圆厂，但英特尔拥有一些像 Foveros 这样独有的封装技术，允许在单个封装内的多个小芯片之间进行高速通信。
他补充道，通过 CXL 等开放总线标准，英特尔已经可以让 Arm、RISC-V“无缝、干净”地连接到 Xeon 上。
据报道，多 ISA 芯片的目标是在 Intel 16 工艺上生产，大致相当于其他代工厂商 16nm 制程的芯片。未来，多 ISA 芯片还将采用 Intel 3 和 Intel 18A 工艺。
Intel 3 较 Intel 4 将在每瓦性能上提升约 18%，得益于 FinFET 的优化和在更多工序中增加对 EUV 使用，其在芯片面积上有额外改进。Intel 3 将于 2023 年下半年开始用于相关产品生产。在 Inetl 18A 节点，英特尔将使用一种 RibbonFET 这种新的晶体管结构以及一种名为 PowerVia 的新背面供电方案。
RibbonFET 是英特尔对 Gate All Around（全环栅）晶体管的实现，这是英特尔自 2011 年率先推出 FinFET 以来的首个全新晶体管架构。这一晶体管结构加快了晶体管开关速度，同时实现与多鳍结构相同的驱动电流，但占用的空间更小。PowerVia 则是英特尔独有的、业界首个背面电能传输网络，通过消除晶圆正面供电布线需求来优化信号传输。
▲ 英特尔 RibbonFET 和 PowerVia 技术
事实上，自英特尔首席执行官帕特・基辛格（Pat Gelsinger）上任，就提出了 IDM 2.0 战略，x86 的开放可能是这一转型的关键。
此前，英特尔的晶圆厂通常只生产自己的 x86 处理器，但随着芯片制程的演进，先进晶圆厂的投资高达数十亿美元，代工业务显得十分重要。而英特尔如果想要开展真正的代工业务，就要像台积电和三星一样生产 Arm、RISC-V 和 x86 等架构的处理器。
目前，外媒没有提供关于哪些英特尔 x86 内核将获得开发许可、其客户如何获得许可和具体许可等级的详细信息。不过在去年年初，英特尔曾暗示将开发 CPU 内核许可，表示希望其代工服务能够为客户提供“世界一流的 IP 组合，包括 x86 内核、Arm 和 RISC-V 生态系统 IP”。
最近，英特尔“IDM 2.0”战略的布局成果正在逐步显现出来。昨日，英特尔宣布和全球第九大晶圆代工厂商以色列 Tower semiconductor（高塔半导体）达成收购协议，交易金额达 54 亿美元。
上周，英特尔设立了 10 亿美元的基金，用于推进先进节点和制造技术的芯片设计和开发，包括 IP、软件工具、创新芯片架构和先进封装技术。
此外，英特尔还宣布与该基金结盟的几家公司建立合作伙伴关系，成为了 RISC-V 国际基金会的高级成员。英特尔在声明中称，将通过开放式 Chiplet 平台实现模块化产品，并支持利用跨 x86、Arm 和 RISC-V 的多指令集架构（ISA）的设计方法。
Pat Gelsinger 称，英特尔的 Foundry 客户正在迅速采用模块化设计方法，以使其产品具有独特性并加快上市时间。通过新的投资基金和开放式 Chiplet 平台，英特尔可以帮助推动生态系统开发涵盖所有芯片架构的颠覆性技术。
对 RISC-V，英特尔还将帮助推动 RISC-V 的开源软件生态系统。对此，Bob Brennan 总结道：“我们不打算从我们的 RISC-V 软件上获得报酬。我们只是想让世界变得更好，间接地创造芯片。所以这就是为什么我们更容易成为一个全心全意的开放合作伙伴。”
在 10 亿美元基金设立的同天，英特尔代工服务 （IFS） 也推出了 IFS 加速器（Accelerator）这一生态系统联盟。该联盟于 2021 年 9 月启动，包括 EDA 联盟、IP 联盟和设计服务联盟，共有 17 家创始合作公司。
其中 EDA 联盟成员有 Ansys、Cadence（楷登电子）、Siemens EDA（西门子 EDA）和 Synopsys（信息科技）；IP 联盟成员有 Alphawave、Analog Bits、Andes、Arm、Cadence、eMemory、M31、 SiFive、Silicon Creations、Synopsys 和 Vidatronic；设计服务联盟成员有 Capgemini、Tech Mahindra 和 Wipro。
英特尔称，IFS 加速器的 IP 产品组合包括现代 SoC 所需的基本 IP 模块，全部针对 IFS 技术进行了优化，使设计人员能够采用符合其设计、项目进度要求的高质量 IP。对此，Pat Gelsinger 也提到这种“充满活力”的半导体设计生态系统对其代工业务的成功至关重要。
在历次财报的电话会议上，台积电总会强调自己作为晶圆代工厂商的优势，那就是可以充分获得客户信任，以便双方进行紧密的合作。相比之下，英特尔等 IDM 厂商的制造业务相对封闭，甚至重资产的晶圆厂和产线成为了其经营上的负担。在 Pat Gelsinger 上任之前，行业内一度传言英特尔要关闭制造业务，而在英特尔宣布“IDM 2.0”战略之后，其股价甚至有所下跌。
随着晶圆短缺以及很多国家对供应链安全的审视，芯片制造重新成为了供应链中的焦点，在供应链中的话语权和盈利能力都有所上升。在战略转变后，英特尔开始大力投资建厂，以追求恢复芯片制造行业上的地位。本次 x86 架构的开放，将成为其代工服务战略中的重要一环，体现了其制造开放、合作的观点，或在和晶圆代工厂商的竞争中成为吸引客户的“杀手锏”。
加载中,请稍侯......