结合 N12FFC+ 和 N5 工艺，台积电已着手准备 HBM4 基础 Dies

IT之家 5 月 17 日消息，台积电近日出席本周举办的 2024 欧洲技术研讨会，展示使用 12FFC+（12 纳米级）和 N5（5 纳米级）工艺技术制造的 HBM4 基础 Dies，从而提高 HBM4 的性能和能效。

IT之家翻译台积电设计与技术平台高级总监内容如下：

我们正与主要的 HBM 存储器合作伙伴（美光、三星、SK hynix）合作，在先进节点上实现 HBM4 全堆栈集成。12FFC+ 基础 Dies 在满足 HBM 性能要求的情况下具备成本优势，而 N5 基础 Dies 又可以在更低功耗下达到 HBM4 预期速度。

采用台积电 12FFC+ 工艺（源自该公司成熟的 16 纳米 FinFET 技术）制造的基础芯片将能够构建 12-Hi 和 16-Hi HBM4 存储器堆栈，容量分别为 48 GB 和 64 GB。

使用 12FFC+ 工艺将实现 "高性价比" 的基础芯片，这些芯片将使用硅内插件将内存连接到主机处理器。

广告声明：文内含有的对外跳转链接（包括不限于超链接、二维码、口令等形式），用于传递更多信息，节省甄选时间，结果仅供参考，IT之家所有文章均包含本声明。